Calibre PEX寄生参数提取后的spef文件在PT中分析的问题

alphavor_jay

请教各位大大，用Calibre PEX对ICC导出的GDS文件进行寄生参数提取出来的spef文件，放到PT中再进行静态时序分析的时候（PT使用的网表是也是ICC使用的网表），PT报错，说SPEF文件中的网络名都找不到，一般是什么原因呢？是PT使用的网表不对还是提取SPEF有问题呢？

陈涛

我记得PEX出来的spef里面hierarchy带/X（不是很确切），要去掉

alphavor_jay

回复 2# 陈涛

谢谢涛大~我在想是不是我在PEX提取的时候不用该选transistor level而应该选gate-level或者hierachy，因为PT中用于分析的网表文件是门级的、全是standard cell，所以抽取到晶体管级的话自然会产生不对应的情况，但是选gate-level或者hierachy又要提供h-cell文件，不知道这个文件上哪里找？或者这个文件在LVS过程中就产生了？

陈涛

应该选gate-level,
缺少的文件到哪里找，我也不知道

andyfan

hcell自己写一个就可以了，把所有std cell和MACRO IP的名字重复下就好了

alphavor_jay

嗯我自己写了一个hcell的列表，设置的gate level和SPEF+PRIMETIME格式，PEX可以输出了，可是生成SPEF后导入到Prime Time中报错，内容基本上就是PT使用的verilog网表中找不到SPEF中对应的网络标号，请教各位大侠是什么原因呢？我PT中用的verilog网表是ICC布局布线之前使用的网表文件。

alphavor_jay

回复 7# zhq415758192


        我看了在icc中p&r完以后用write_verilog输出的.v网表，net也没有这么复杂，跟p&r之前的差不太多，请问是我输出.v的时候还要进行什么设置吗？

alphavor_jay

回复 9# zhq415758192


    可以看.v里面的net信号的定义，比spef里面的net数量少很多。设计不大，cell不多，只是我来走设计流程的一个小模块。

alphavor_jay

我看了一下，Calibre PEX提取出来的SPEF文件的网络名部分如下：
========================
*NAME_MAP
*1        Data_In[0]
*2        Data_In[1]
*3        Data_In[2]
*4        Data_In[4]
*5        VDD
*6        VSS
*7        Data_Out[0]
*8        Data_In[6]
*9        Data_Out[6]
*10        Data_Out[1]
*11        Data_In[7]
*12        Data_Out[7]
*13        Data_Out[5]
*14        Data_Out[8]
*15        Data_In[3]
*16        Data_Out[10]
*17        Data_Out[11]
*18        Data_In[5]
*19        Data_Out[13]
*20        Data_Out[15]
*21        Data_Out[12]
*22        Data_Out[14]
*23        Data_Out[4]
*24        Data_Out[2]
*25        Data_Out[3]
*26        Data_Out[9]
*27        Clk_In
*28        N_Rst_In
*29        Init_In
*30        U53/M1
*31        U53/M4
*33        crc_shift_reg_reg[12]/M7
*34        crc_shift_reg_reg[12]/M24
*35        ........
*36        ........
========================

红色标记的这些信号其实是CELL内部的网络信号，按照本意应该是没有的（verilog网表里面没有这些信号），请问各位大侠是我提取过程中有什么地方没注意吗？（PEX中我的设置是设置的gate level和SPEF+PRIMETIME格式）
但是不知道为什么会存在

陈涛

多了没有关系，别少就行了