在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5280|回复: 7

[求助] 请教大牛们关于LC-VCO的一个问题

[复制链接]
发表于 2011-6-20 13:25:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在设计VCO时,把控制电压接在MOS变容管的正极以及负极这两种情况下,相位噪声相差很大,这两种情况振荡频率相同,请问这是什么原因引起的?
发表于 2011-6-20 14:28:10 | 显示全部楼层
同问中
发表于 2011-6-20 22:54:56 | 显示全部楼层
Vctrl应当接负极,负极会couple substrate的noise.
发表于 2011-6-20 23:13:28 | 显示全部楼层
回复 1# xhseu


    PMOS变容管一端是G,一端是SDB,性质完全不一样,一般把栅接输出节点吧~
发表于 2011-6-21 09:33:17 | 显示全部楼层
首先,做工程的人,相差很大到底是多大请说清楚。
说个思路自己去找答案吧,正接和反接的电容调节曲线是不一样的,所以先把两种情况下的KVCO仿真出来,在仿真一下相位噪声,对比一下noise summary,不出意外应该电流源和电源来的噪声比例增加了。具体为什么看看书吧
发表于 2011-6-21 17:44:34 | 显示全部楼层
一般SDB接Vctrl,如果varactor是NMOS in Nwell 结构,这个Nwell对称底会有很大的寄生电容,如果SDB接到VCO 输出端,这个寄生电容会影响tank,但是如果SDB接到Vctrl,VCtrl是DC,这个寄生电容不会影响Vctrl,也不会影响Tank。
发表于 2011-8-27 20:29:28 | 显示全部楼层
支持。下来看看。
发表于 2023-1-28 17:54:51 | 显示全部楼层
这主要是两种接法的可变电容的Q值不一样引起的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-6 01:11 , Processed in 0.031648 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表