请教大牛们关于LC-VCO的一个问题

xhseu · 发表于 2011-6-20 13:25:59

您需要登录才可以下载或查看，没有账号？注册

x

我在设计VCO时，把控制电压接在MOS变容管的正极以及负极这两种情况下，相位噪声相差很大，这两种情况振荡频率相同，请问这是什么原因引起的？

海之子306916 · 发表于 2011-6-20 14:28:10

同问中

buckaroo · 发表于 2011-6-20 22:54:56

Vctrl应当接负极，负极会couple substrate的noise.

happygrass · 发表于 2011-6-20 23:13:28

回复 1# xhseu

PMOS变容管一端是G，一端是SDB，性质完全不一样，一般把栅接输出节点吧~

when3595023 · 发表于 2011-6-21 09:33:17

首先，做工程的人，相差很大到底是多大请说清楚。
说个思路自己去找答案吧，正接和反接的电容调节曲线是不一样的，所以先把两种情况下的KVCO仿真出来，在仿真一下相位噪声，对比一下noise summary，不出意外应该电流源和电源来的噪声比例增加了。具体为什么看看书吧

fallangel · 发表于 2011-6-21 17:44:34

一般SDB接Vctrl，如果varactor是NMOS in Nwell 结构，这个Nwell对称底会有很大的寄生电容，如果SDB接到VCO 输出端，这个寄生电容会影响tank，但是如果SDB接到Vctrl，VCtrl是DC，这个寄生电容不会影响Vctrl，也不会影响Tank。

harry1862pd · 发表于 2011-8-27 20:29:28

支持。下来看看。

tianruo · 发表于 2023-1-28 17:54:51

这主要是两种接法的可变电容的Q值不一样引起的。

chiredexin · 发表于 2024-7-16 15:16:36

tianruo 发表于 2023-1-28 17:54
这主要是两种接法的可变电容的Q值不一样引起的。

您好，请问如何仿真MOS可变电容的Q值呢

tianruo · 发表于 2024-9-25 09:15:38

SP参数仿真，用Y参数，等效成电容电阻并联的形式。

[求助] 请教大牛们关于LC-VCO的一个问题