在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3111|回复: 3

[求助] 延迟电路设计求助

[复制链接]
发表于 2011-6-12 17:50:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
现在在整一个延迟链电路
每一级延迟可调时间大约在20ps左右,利用tsmc013工艺,延迟单元级数大约40级,延迟链输入信号2GHz
现在我用一种比较简单的结构如下图,调整两个偏压来调整延迟时间,但是可调延迟时间总是很小
大约在10ps左右,级联80多级时,又会出现波形被滤除的情况。
工作在这个速度下的延时结构,各位大牛大侠们有什么好的建议么?同事也帮忙评价下该结构能不能做到上述指标呢?
先谢谢啦
Snap1.bmp
发表于 2015-9-16 15:30:27 | 显示全部楼层
回复 1# whp2203


   后面加个耦合电容会延迟大点吧
发表于 2015-9-20 01:13:03 | 显示全部楼层
1. M2, M3 long channel.
2. add MOS cap on VOUT
发表于 2015-9-21 09:09:23 | 显示全部楼层
用倒比管
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-30 21:51 , Processed in 0.039566 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表