图形，还是纯语言，quartus使用茫然中，望指导

hxupup · 发表于 2011-6-11 09:45:30

Verilog HDL

xxj281069558 · 发表于 2011-6-12 22:27:09

本科的时候没有用图形化写过，都是用的语言。。

warmheard · 发表于 2011-6-13 08:42:44

几个或几十个器件你用手连，当达到上百万门的时候你怎么办？还用图形？
HDL语言才是王道

yangshuai_1981 · 发表于 2011-6-14 16:10:16

当然是语言好了，移植性强

mcupro · 发表于 2011-6-15 00:54:08

有的工具比如ACTIVE HDL 使用原理图连接，最终生成 HDL语言，我觉得这样工具是可以用来编写TOP层，认为好处一来是可以换换脑子，整理下思路，以原理图进行设计，另外就是连接图做好了，可以生成代码，这样有图也便于归档也演示等。
但是要是做最基本的 RTL级别的设计大可不必用原理图的方式啊。

justshuashua · 发表于 2011-6-15 08:41:13

当然是用语言了，但脑子里一定要有硬件的概念，不能当成软件来整哈，特别是软件人员转型过来的更要注意了。

xiehk · 发表于 2011-6-15 10:22:40

我一开始只用描述语言编写最近习惯了语言图形结合的方式觉得很方便
呵呵我是不是退化了？？

[求助] 图形，还是纯语言，quartus使用茫然中，望指导