在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: KeepEasy

[讨论] LDO/bandgap 问题 - Die-toDie 偏差的原因

[复制链接]
发表于 2014-8-11 17:27:05 | 显示全部楼层
應該是OP的offset造成的吧, chopper應該可以改善
发表于 2014-9-2 17:06:55 | 显示全部楼层
wafer上位置不同,性能当然有差异
差这么多,电路本身的offset大,跑monte_carlo
发表于 2015-5-29 09:25:18 | 显示全部楼层
回复 3# gy118

同一wafer,die to die 一般偏差多大,同一批次的,die to die 或者wafer to wafer 偏差多大?
发表于 2015-6-1 14:32:44 | 显示全部楼层
回复 43# yuyingdugu


    这个是完全看工艺的,你可以试试把你的OP的几个重要的MOS管,L的size增大5%或者降低5%试试。
    一般如果你用了最小L, 在40nm工艺,差个4nm很有可能,即便同一片wafer上。
发表于 2015-6-1 18:20:22 | 显示全部楼层
謝謝分享
发表于 2015-6-23 21:19:32 | 显示全部楼层
offset太大以及layout沒有match造成
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-8 23:50 , Processed in 0.020291 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表