设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › ARM Verilog HDL IP CORE
12345678910下一页
返回列表 发新帖
楼主: changroc

ARM Verilog HDL IP CORE

[复制链接]
发表于 2013-12-25 01:01:42 | 显示全部楼层
lets have a look
回复 支持 反对

使用道具 举报

发表于 2013-12-25 11:16:18 | 显示全部楼层
看看先
回复 支持 反对

使用道具 举报

发表于 2014-3-19 18:08:18 | 显示全部楼层
zhege是RTL代码？谢谢楼主！
回复 支持 反对

使用道具 举报

ntzwq
发表于 2014-5-11 22:20:50 | 显示全部楼层
vhdl的，而非verilog
回复 支持 反对

使用道具 举报

发表于 2014-8-4 09:47:09 | 显示全部楼层
哈哈 顶一下
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2014-9-20 05:12:42 | 显示全部楼层
注释说是 ARM7TDMI-S，不过不知道是不是正确的。
EETOP创芯人才网职位发布入口
回复 支持 1 反对 0

使用道具 举报

学晋
发表于 2014-9-27 00:45:59 | 显示全部楼层
看看看看
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2014-10-12 18:50:05 | 显示全部楼层
好好，下来看看
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2014-10-12 18:51:06 | 显示全部楼层
vhdl写的啊
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2014-10-20 14:48:23 | 显示全部楼层
看一看！谢谢！
回复 支持 反对

使用道具 举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-12 13:00 , Processed in 0.017421 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表