设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › ARM Verilog HDL IP CORE

1 2 3 4 5 6 789 10 / 10 页下一页

发新帖

楼主: changroc

ARM Verilog HDL IP CORE

发表于 2015-6-30 23:56:14 | 显示全部楼层

楼主你分不清VerilogHDL和VHDL吗？

回复支持反对

发表于 2015-7-13 10:09:19 | 显示全部楼层

VHDL的。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2015-8-27 12:11:50 | 显示全部楼层

thanks guy

回复支持反对

发表于 2015-9-9 14:56:48 | 显示全部楼层

下来看看~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2015-9-19 17:13:28 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2015-9-25 01:14:46 | 显示全部楼层

先收下了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2015-9-25 08:30:06 | 显示全部楼层

先感谢下楼主~

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2015-10-6 20:41:22 | 显示全部楼层

回复 1# changroc

这是ARM7的VHDL代码不是 Verilog

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-1-4 09:25:47 | 显示全部楼层

多谢楼主~

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-1-14 00:05:49 | 显示全部楼层

Thank you!

回复支持反对

1 2 3 4 5 6 789 10 / 10 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-7 17:16 , Processed in 0.027503 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表