在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: xiaoluo99

[原创] 请教一下这个verilogHDL编的程序错误怎么改

[复制链接]
发表于 2011-6-6 09:38:55 | 显示全部楼层
你这代码写的也太业余了吧!好好看看别人的代码再自己写,先磨刀
回复 支持 反对

使用道具 举报

发表于 2011-6-6 11:10:35 | 显示全部楼层
是不是你后面的数字要给换成9'd191呀?写成if(INDEX==9'd191)
回复 支持 反对

使用道具 举报

发表于 2011-6-6 13:27:21 | 显示全部楼层
你线unix2dos,然后看看有没有半角全角问题
回复 支持 反对

使用道具 举报

发表于 2011-6-6 21:39:44 | 显示全部楼层
就是那个口的问题。。。
非法字符。
回复 支持 反对

使用道具 举报

发表于 2011-6-7 08:58:46 | 显示全部楼层
查找下begin...end是否匹配
回复 支持 反对

使用道具 举报

 楼主| 发表于 2011-6-7 14:55:41 | 显示全部楼层
谢谢alexander21th,就是您说的原因,我现在改正错误了,太谢谢了,多多指教
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-15 06:01 , Processed in 0.013855 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表