关于IP核例化的问题

ivyzhang · 发表于 2011-6-3 16:33:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近在用XILINX自带的DCM做一个200M的时钟，生成IP core以后，在顶层文件中例化。但不知道为什么，例化不进去。就是顶层文件中综合之后，根本就没包含那个DCM的verilog文件，查了很多教程之类的，但就是解决不了。。。各位，能否帮一下忙。纠结几天了，感激不尽。。。

gaurson · 发表于 2011-6-7 09:20:46

一般来说，IP生成以后，只要你指定了所在工程目录，会在你的当前工程目录下生成所对应的几个IP文件。至于例化，在顶层代码中用例化的语法实现后，在工程导航里应该能够看到这个IP的模块名以及表示的符号，如果没有，那也许是你生成的IP没有放到这个工程中。

ivyzhang · 发表于 2011-6-9 09:12:22

能看到这个模块的各文件名，关键是在另一个顶层文件中例化DCM包含不进去，综合是说找不到相应的DCM文件，明明列在上面，只是包含不进顶层文件

gaurson · 发表于 2011-6-9 13:13:17

怎么还有另一个顶层？请把环境描述清楚。

ivyzhang · 发表于 2011-6-13 14:54:08

回复 3# ivyzhang

只有一个顶层文件，我也是调用的ise的DDR控制器的IP core，里面需要一个200M的时钟，但是开发板上只有一个100M的晶振，所以我用DCM再做了一个200M的时钟，也是调用的IP core，我想将这个DCM作为底层文件，原先DDR的顶层文件还做顶层，经DCM嵌进去。但修改了DDR的那个顶层文件，例化那个生成的DCM文件，但奇怪的是总加不进去，综合显示找不到DCM module。但DCM却是已经添加到这个工程中了，对应的文件也已生成了。为什么还是不行啊？？

请帮帮我。。。纠结的

gaurson · 发表于 2011-6-14 13:23:42

在ISE的工程导航窗口中，DDR顶层下面是否有DCM IP的模块？

ivyzhang · 发表于 2011-6-14 13:45:49

回复 6# gaurson

没有，是独立的，但我确实例化了 dcm u_dcm (.CLKIN_IN(sys_clk),
         .RST_IN(sys_rest_n),
         .CLKIN_IBUFG_OUT(),
         .CLK0_OUT(),
         .CLK2X_OUT(idly_clk_200),
         .LOCKED_OUT()


  ); 但怎么也不包含。。。

gaurson · 发表于 2011-6-14 13:52:40

就是不是类似
DDR----
|----DCM
这样的结构；
而是类似
DDR-----
DCM-----
这样的结构？

ivyzhang · 发表于 2011-6-15 08:43:14

回复 8# gaurson

是的。昨晚纠结了一晚上，发现问题所在了。。。。。原来生成的IP core不能命名为DCM，另取名字就好

。纠结了这么久，就是这个小问题。。。。。。。。

edwardk · 发表于 2018-12-18 10:39:15

学习中。。。。

[求助] 关于IP核例化的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2