怎么解决电压“过冲”或者“下冲”现象？

pigintree · 发表于 2013-11-1 11:45:11

回复 pigintree

如果要认真考虑起来，就要关注过冲幅度，过冲脉宽等等。如果强度和脉宽时间都不 ...
hszgl 发表于 2013-11-1 10:42

登录/注册后可看大图

原来如此

jalong · 发表于 2013-11-1 22:44:00

這問題很好
我也想知道答案

windwithgone · 发表于 2014-9-13 15:55:09

回复 10# hszgl
你的意思是仿真时会产生过冲和下冲，而实际做出的电路不会？

hszgl · 发表于 2014-9-14 20:19:30

回复 13# windwithgone

实际电路未必会有，确切的说，未必能测的到。

semico_ljj · 发表于 2014-9-15 09:10:32

带着后仿看看

Johnson2011 · 发表于 2014-9-15 11:12:06

过冲的存在不会随着的寄生的增加而消失，过冲往往是由于时钟沿的设计的不够合理，可以通过设计时钟的相位消除。

chongdazds · 发表于 2014-9-30 08:19:22

楼上回答的不错啊，顶起！！！

自学成菜 · 发表于 2014-9-30 08:30:13

我碰到过由于IO输出过冲引起EMI问题，解决的办法就是降低slew rate,但是不是你这种过冲;

superchildren · 发表于 2014-9-30 08:47:00

增加反相器输入信号的上升下降时间。这个过冲是通过Cgd，从输入耦合到输出的。
看你的输入信号非常陡，实际当中没那么陡的吧。一般都在100ps左右吧。如果用那么陡的信号当然耦合得更厉害了。

Tant · 发表于 2018-5-21 15:56:24

管子的开关速度跟不上信号的速度，导致输入信号从cgd电容耦合到输出，出现过冲和下冲的现象。信号速率本身不是问题，关键是沿太抖了。

[求助] 怎么解决电压“过冲”或者“下冲”现象？