在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: temll

[资料] TSMC 0.18um Memory Compiler

[复制链接]
发表于 2012-3-16 15:41:14 | 显示全部楼层
感谢分享!
发表于 2012-3-17 15:41:02 | 显示全部楼层
good  GDOD
发表于 2012-3-20 06:27:00 | 显示全部楼层
goodDDDDDDDDDDDDD
发表于 2012-3-25 11:19:27 | 显示全部楼层
3Q for your sharing!
发表于 2012-5-2 19:51:56 | 显示全部楼层
我想知道的是,一楼发的这个memory compiler是不是能生成gds文件,听说免费版本的无法生成gds文件。没有gds文件的话,做出来的版图岂不是黑乎乎一片?
发表于 2012-5-8 14:06:24 | 显示全部楼层
It's very useful. thanks
发表于 2012-5-9 09:20:37 | 显示全部楼层
多谢!多谢!
发表于 2012-5-23 09:20:09 | 显示全部楼层
回复 1# temll

MC的运行可能跟操作系统有关。我在sun的32位服务器上,可以正常运行;但是在虚拟机下的redhat 64位不能运行。
发表于 2012-5-23 09:49:11 | 显示全部楼层
回复 1# temll
   请问如何确定 memory compiler 生成的 verilog 文件的输入信号的时序关系,是直接观看 verilog 文件内部的 $setuphold 要求吗?还是另有 pdf 文档?    我之前有听人说 memory compiler 可以生成 pdf 文档,请问是真的吗?如果是,应该如何生成?
发表于 2012-5-29 14:35:56 | 显示全部楼层
具体的要看是tsmc那个工艺啊,就是点18的工业也有很多种的!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-5 20:28 , Processed in 0.029289 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表