设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 如何将Verilog或-a和晶体管级电路放在spectre或APS中一 ...
返回列表 发新帖
查看: 2132|回复: 4

[求助] 如何将Verilog或-a和晶体管级电路放在spectre或APS中一起仿真

[复制链接]
guochao1985
发表于 2011-5-17 17:25:03 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
有没有相关的文档
仿真

相关帖子
回复

举报

guochao1985
 楼主| 发表于 2011-5-17 17:29:49 | 显示全部楼层
请教各位大大
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

guochao1985
 楼主| 发表于 2011-5-18 12:38:47 | 显示全部楼层
没人知道吗
回复 支持 反对

举报

大飞
发表于 2011-5-25 00:29:41 | 显示全部楼层
verilog + ckt : spectreVerilog or ams
verilog-a + ckt : spectre is OK
回复 支持 反对

举报

zijindianke
发表于 2013-6-15 10:44:34 | 显示全部楼层
同求解答啊
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-3 21:19 , Processed in 0.018017 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表