有关osc问题求助

时光风筝 · 发表于 2011-5-11 12:18:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由时光风筝于 2011-5-12 00:40 编辑

我对拉札维书上的osc进行仿真，设计指标vdd=1v，振荡频率2M，功耗小于1.5uw。
单级设计的话能够满足振荡频率2M的要求，并且总的功耗也满足要求，整体tran仿真后，输出后振荡频率变大了，并且占空比不为1:1，明显的低电平时间长,占空比将近2:1.
1 、为什么振荡频率会变大，问题出在了何处？
2、应该怎没去设计，使占空比为1:1？
仿真电路及仿真结果如下，供参考！
请教高手指导！
电路原理图.jpg

jfyan · 发表于 2011-5-11 12:48:44

hi
好好阅读razavi的书啊。。

rice019 · 发表于 2011-5-11 13:12:30

沒錯
再多看幾本書
基本上你這樣duty非50%是很正常的

1249068807 · 发表于 2011-5-11 15:04:14

正常的很好的啊

时光风筝 · 发表于 2011-5-12 00:14:43

本帖最后由时光风筝于 2011-5-12 00:43 编辑

为什么单级设计的频率和仿真出来的频率不一致，仿真的频率要大，如果考虑非线性的话，书上说频率应该变小才对呀！谁能说明原因呀！
主要就是想知道手算和仿真存在差距的原因？

lovexxnu · 发表于 2011-5-12 12:06:59

回复 5# 时光风筝

看看1/3M的相移很小的，这点误差很正常，没什么问题

buckaroo · 发表于 2011-5-20 22:11:28

对于ring osc，小信号的震荡频率跟大信号的震荡频率不一样，前者由loop gain和phase决定（RC），后者由大信号每级的delay决定（主要是I）。
duty cyle是因为你的CML delay DC点跟inverter的DC点不一致，你需要ac couple到inverter，或者极大的增大PMOS的size。。。

shikaicool · 发表于 2011-9-19 10:55:46

THANKS

账号		自动登录	找回密码
密码			注册

[求助] 有关osc问题求助

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1