在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: bryan_wang

FPGA将风光18年,当今ASIC设计师是未来的FPGA生力军(转帖)

[复制链接]
发表于 2011-1-24 21:21:43 | 显示全部楼层
这么历史悠久的贴子都被翻出来了啊,当LZ写这个贴子时,我那时应还不知道FPGA是何物吧,就知道quartus II, modelsim软件,但不会用,
发表于 2011-1-24 21:34:40 | 显示全部楼层
好帖。。。。。。
发表于 2011-1-24 22:02:59 | 显示全部楼层
还以为差不多呢.呵呵
发表于 2011-1-27 23:19:02 | 显示全部楼层
学习了,支持个
发表于 2011-1-30 13:31:14 | 显示全部楼层
大规模量产的产品上,还是ASIC的天下吧
发表于 2011-2-8 00:45:16 | 显示全部楼层
路过!!
发表于 2011-2-8 16:27:47 | 显示全部楼层
有点意思哈!某种程度上是这样的
发表于 2011-2-9 09:48:06 | 显示全部楼层
现在FPGA的设计更加的ASIC化,QuartusII的Timequest就可以支持sdc脚本。(PS:对ISE研究不多,目前没有发现可以支持sdc脚本的功能)在使用RC或者DC综合的时候要设置环境和约束,在FPGA设计软件中也有同样的要求。所以,除了FPGA器件的固有限制之外,比如gate clock,在coding的时候你根本不知道是在做FPGA还是ASIC。
发表于 2011-2-14 12:53:53 | 显示全部楼层
恩,相互依存~
发表于 2011-2-14 23:24:05 | 显示全部楼层
小批量用FPGA还行,量大了用FPGA成本太高了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 16:27 , Processed in 0.027693 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表