设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › TSMC工艺下,普通N管作在DNW里,LVS过不掉,谁知道是什么原 ...
12
返回列表 发新帖
楼主: duchao881001

[求助] TSMC工艺下,普通N管作在DNW里,LVS过不掉,谁知道是什么原因

[复制链接]
dicky
发表于 2011-7-9 19:24:55 | 显示全部楼层
thankxxx
回复 支持 反对

举报

jingest
发表于 2011-7-9 21:55:09 | 显示全部楼层
看看pwell有定义了么？
我以前用过和舰的，他们的PDK里也是这样，调出来的NMOS外面会直接有一层dnw
但是designe rule里写过是 没有pwell这一层，但是会对nwell取反，在相反的地方全部做pwell
所以当时我们就认为PDK里的这种是dnw里面的pwell层省略了而已，实际上做的时候，是还会在dnw里做pwell，然后pwell里做nmos，不知道对不对
期待大牛的解答。。没用过TSMC的工艺
回复 支持 反对

举报

waxgun5
发表于 2011-10-5 15:06:12 | 显示全部楼层
normally the NMOS in DPNWELL be defined as N2 device type in LVS deck of the 01.3um rf tech
回复 支持 反对

举报

icfbicfb
发表于 2011-10-5 18:23:23 | 显示全部楼层
是不是包soft connect 啥，
erc有问题么，

要加psub 2 么，
回复 支持 反对

举报

lizhaohong520@
发表于 2011-11-18 16:06:28 | 显示全部楼层
回复 1# duchao881001


    请问兄弟如何解决？我也遇到类似问题~~~~~~~
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

lizhaohong520@
发表于 2011-12-2 12:05:12 | 显示全部楼层
你的VDD GND看看有没有连错···
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

icfbicfb
发表于 2011-12-3 09:08:37 | 显示全部楼层
pwell一般是通过logic operation得到， gdsii里面不画的，但是制作的mask有这层的，
一般就是nwell的取反 ，
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

xiaoquanic
发表于 2014-10-15 22:07:54 | 显示全部楼层
了解了，不错
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

ZMOS
发表于 2015-8-6 11:29:34 | 显示全部楼层
Deep NWELL 是在NWELL下还有一层N-的注入，目的是用DNW来隔离DNW里面的PW和p-衬底，使衬底藕合噪声更小，避免PW和P- short；DNW電位和PMOS的NW一樣
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 05:06 , Processed in 0.022522 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表