在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: deangreen

关于上拉电阻的问题

[复制链接]
发表于 2008-2-25 22:07:14 | 显示全部楼层
那么在一个比较器之类的电路的输出端加一个大的电阻,比如说比较器输入MOS管的栅极加一个很大的电阻,可不可以认为也是上拉电阻呢,应该也是稳定逻辑的作用吧
发表于 2008-2-26 14:47:35 | 显示全部楼层
8楼的好全面啊
发表于 2008-3-3 14:38:47 | 显示全部楼层
study
发表于 2008-3-3 18:55:46 | 显示全部楼层
8楼的兄弟说的有理
发表于 2008-3-4 12:00:07 | 显示全部楼层
为开漏输出管脚提供确定的电平
发表于 2008-3-4 16:37:28 | 显示全部楼层
看到这里居然没有一位提到信号完整性和Jedec标准。。。
发表于 2008-3-5 22:42:31 | 显示全部楼层
大家似乎都很了解
发表于 2008-3-6 16:09:46 | 显示全部楼层

ddddddddddddd

ddddddddddddddddddddddddd
发表于 2008-3-6 19:20:29 | 显示全部楼层
8楼比较详细
发表于 2008-3-8 09:52:11 | 显示全部楼层
上拉电阻的主要作用在于使输出端能够输出区别明显的高低电平。

举例说明:使用比较器根据两个输入电平的高低而输出高低电平,如果比较器输出端没有上拉电阻,而且是oc结构的话,那么比较器只能输出不同的电流,但是c端电压都是低电平,如果这个时候在输出端 和 VCC之间接入一个合适的电阻(一般不太大,几k就可以)那么现在再观察输出端就会发现得到的结果和理论分析值基本接近。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-19 09:43 , Processed in 0.024054 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表