设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 全差分SAR ADC结构优缺点讨论
1234下一页
返回列表 发新帖
楼主: dk.peng

[原创] 全差分SAR ADC结构优缺点讨论

[复制链接]
ksg12
发表于 2013-9-24 08:19:45 | 显示全部楼层
回复 20# neverapart


    为什么一样多呢，大概是两倍
回复 支持 反对

举报

waterkingdom
发表于 2013-9-28 20:00:26 | 显示全部楼层
楼上各种大神，应该是一样多的
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

mouseliu
发表于 2013-10-2 10:08:23 | 显示全部楼层
无论哪个角度，全差分都不会使电容变大
（1）Noise角度，全差分信号是2倍，信号功率(能量)就是4倍，而全差分的Noise=2*KT/C，所以全差分每个电容的大小可以去1/2C,总的电容还是C
（2）从功能上讲，全差分的MSB的比较不依赖于C的电荷分配，只需要比较全差分信号的极性（大小）即可。也就是说全差分结构的SAR，最高位电容可以省掉。最终全差分的电容总大小和单端仍然一样。
回复 支持 1 反对 0

举报

ralphtw
发表于 2014-6-28 16:02:37 | 显示全部楼层
where to find data ?!
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

自由自在飞
发表于 2014-12-11 20:01:40 | 显示全部楼层
有没有详细的细聊讨论
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

xingbailizhe
发表于 2015-9-10 10:39:27 | 显示全部楼层
学习了！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

999
发表于 2015-9-10 17:57:54 | 显示全部楼层
顶一下，俺也在做，同问，求解释！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

ccic
发表于 2016-11-22 15:08:59 | 显示全部楼层
回复 23# mouseliu


    电容选取按照C>12kT/(LSB^2)计算?差分，LSB增加，C缩小为原来4倍，但是由于N和P两端，所以总电容就只有单端的1/2吗？你是这个意思吗？顺便想问一下，对于差分结构Vfs=？ 是Vdd-Vss（单电源Gnd）还是输入信号的Vpp？
EETOP创芯人才网职位发布入口
回复 支持 1 反对 0

举报

ralphtwtw
发表于 2017-12-4 21:27:05 | 显示全部楼层
全差分SAR ADC结构优缺点讨论
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

room深渊
发表于 2020-8-28 14:13:15 | 显示全部楼层


jacky_fang 发表于 2013-9-22 00:15
即使是单端输入也需要双倍的电容阵列.因为, 不用的那一端要用来存储共模电平的电荷. ...


请问一下为什么存储共模电平的电容也需要跟采样电容一样的大小呢？用一个电容不就可以存储共模电平吗
回复 支持 反对

举报

下一页 »
1234下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-23 23:47 , Processed in 0.022892 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表