刚跑通的两个CPU内核（马里兰大学版夏宇文版）文档代码加 testbench

settingsun · 发表于 2011-12-1 00:01:36

感谢分享啊，好东西啊

chinesebibi · 发表于 2011-12-3 17:06:14

好资料，谢谢！！！！！！！！！！

爱我的kylin · 发表于 2011-12-3 21:08:25

不错，值得学习，很好

niuxiaodun · 发表于 2011-12-9 22:28:48

下下来看看

gz-tercel · 发表于 2011-12-10 20:55:51

支持楼主，学习学习

chineselboy · 发表于 2011-12-13 00:09:07

thanks for sharing, too

snake无情 · 发表于 2011-12-13 10:23:03

谢谢楼主！！！

boliyu1987 · 发表于 2011-12-13 22:20:27

运行通过了？？？

captainzgf · 发表于 2011-12-14 22:29:32

lz可以看看Verilog HDL数字设计与建模和Verilog HDL高级数字设计中的CPU例子，要比夏宇闻的更清楚。

liuxian · 发表于 2011-12-14 23:07:18

dddddddddddddd

刚跑通的两个CPU内核（马里兰大学版 夏宇文版）文档 代码 加 testbench