在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3598|回复: 8

[招聘] 招聘 北京 模拟 analog

[复制链接]
发表于 2011-3-11 17:17:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
C2 micro,希图视鼎 北京

Job Description:

1. Analog module schematic design, simulation, layout,post-simulation。
2. Analog IP test。

Qualification:

1. BSEE+ 4 /MSEE + 2 years related working experience.
2. Familiar with analog circuit/layout design.
3. Experience of analog design such as high speed ADC、DAC, pll, lvds, usb, audio codec,ect.
4. Proficiency in EDA tools Cadence or HSPICE.

5. Familiar TV(video/audio)system is a plus.
6. PCB schematic and layout tool is a plus.
7. Working knowledge in C/C++ and Verilog/VHDL is a plus.
8. Familiarity with test instruments: Spectrum analyzers, Oscilloscopes, Logic analyzer, etc.

岗位描述:

1. 项目中模拟模块的设计开发,包括模拟电路设计、模拟电路仿真验证、数模混合仿真验证,模拟版图设计,实现芯片功能、性能要求.
2. 模拟IP性能验证测试.

岗位要求

1. 大学本科及以上学历,电子工程、微电子或相关专业;
2. 熟悉模拟电路,从事模拟IP设计(电路及版图)工作多年(本科4年,硕士2年),
3. 有设计高速ADC/DAC, pll, lvds, usb, audio codec中一项或多项的经验。
4. 精通HSPICE、HSIM、SPECTRE等EDA工具。

5. 熟悉电视(视频/音频)系统,了解模拟IP在电视系统中的作用以及系统对模拟IP的要求更为有利。
6. 熟悉PCB 的线路和版图工具更为有利。
7. 熟悉Verilog/VHDL 的知识更为有利。
8. 熟悉测试仪器,示波器,逻辑分析仪等。

内推,简历发至: c2micro.ms@gmail.com
发表于 2011-3-12 16:36:54 | 显示全部楼层
有点兴趣
发表于 2011-3-12 22:15:24 | 显示全部楼层
good。。。
发表于 2011-3-14 10:27:04 | 显示全部楼层
keyikaolv
发表于 2011-3-14 13:26:39 | 显示全部楼层
没有工作经验
发表于 2011-3-14 15:51:50 | 显示全部楼层
不错,可以考虑
发表于 2011-3-15 19:54:07 | 显示全部楼层
要求这么多
发表于 2011-3-18 15:41:59 | 显示全部楼层
简历奉上  应届生!谢谢查阅
发表于 2011-3-18 15:43:19 | 显示全部楼层
keyikaolv
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-14 23:58 , Processed in 0.033017 second(s), 12 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表