在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1979|回复: 0

[求助] Design Compiler Warning 请教!!

[复制链接]
发表于 2011-3-6 13:20:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教各位大牛,我刚开始学习DC,自己写了一个脚本对代码进行综合时,发现了一些Warning,经过修改,现在还有几个Warning没法解决,请大家不吝赐教:
warning:In design 'SPI_v1_1',cell 'B-24' does not grive any nets (LINT_1)
waining:In design 'SPI_v1_1',net 'net66' driven by pin 'C1399/Z' has no loads. (LINT_2)
waining:In design 'SPI_v1_1',net 'net65' driven by pin 'C1371/Z' has no loads. (LINT_2)

我从生成的网表中查找B_24以及net66,net65都找不到,不知这样的Warning该怎么处理,会不会是引用库单元的时候有些单元的输出本来就没用上呢?
小弟还想请教大家,学习DC有什么好的资料,感觉看了DC的SG后,可以东脚本的意思,但很多约束命令还是不太明白。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:35 , Processed in 0.379830 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表