设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 经常使用ultraedit的vhdl、verilog着色文本文件 ...
123
返回列表 发新帖
楼主: wjh111cn

[资料] 经常使用ultraedit的vhdl、verilog着色文本文件

[复制链接]
22seu_08
发表于 2013-3-7 11:58:34 | 显示全部楼层
的确很有帮助，不错不错
回复 支持 反对

举报

wlmwxm
发表于 2013-3-8 21:53:00 | 显示全部楼层
先下下来试试看好用不
回复 支持 反对

举报

alfredfun
发表于 2013-9-27 21:10:57 | 显示全部楼层
试试看
回复 支持 反对

举报

蚂蚁登山
发表于 2013-9-28 21:24:26 | 显示全部楼层
下载看看
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

fzm2152
发表于 2015-8-8 16:47:43 | 显示全部楼层
谢谢。。。。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

发表于 2015-9-8 15:58:28 | 显示全部楼层
怎么用？
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-28 21:34 , Processed in 0.026109 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表