在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: pausebreak

[求助] 问个时序约束的问题

[复制链接]
发表于 2015-2-27 14:59:47 | 显示全部楼层
可先用fifo同步。
发表于 2015-2-27 18:41:36 | 显示全部楼层
楼主所说的建立时间和保持时间是对外部芯片的时序要求,而不是对FPGA的时序要求,所以建立和保持时间FPGA不需要考虑。如果由于芯片之间的布线而导致wr与data无法满足FPGA的时序要求,那么这个时候才需要对FPGA进行时序约束,可以先通过示波器观察wr与data的时序关系,再利用FPGA的input offset进行时序约束
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 22:45 , Processed in 0.014815 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表