在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: super_im

[原创] ADC vrefence buffer 相关问题请教

[复制链接]
发表于 2014-12-21 20:20:32 | 显示全部楼层
回复 1# super_im


   静待大牛解答,学习中。。。
发表于 2016-8-15 08:54:14 | 显示全部楼层
多谢分享哦~
发表于 2016-8-15 16:51:56 | 显示全部楼层
只加电容负载可以工作接上实际电路出现欠阻尼震荡,我怀疑是你仿真时的电容负载比实际负载小;空载时出现等幅震荡很不可思议,难道是反馈环接反了?最后,vref的buff对摆幅要求不高,不管是出于对稳定性还是功耗的考虑,都建议用套筒式op而不是两级op。
发表于 2023-7-28 21:28:09 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 20:39 , Processed in 0.015140 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表