在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9977|回复: 13

[原创] ADC vrefence buffer 相关问题请教

[复制链接]
发表于 2011-2-25 21:39:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在做10Bit Pipeline ADC,遇到一个棘手的问题,就是reference buffer的设计。我设计的buffer采用了两级OP带Cascode补偿的结构(区别miller补偿),然后出现了一个问题,带3p负载电容时,buffer可以工作,但是输出呈欠阻尼震荡,空载时,系统直接做等幅震荡了,震荡幅度有30mv,单独仿真运放+电容的电路,PM在各种情况下都有70deg以上,buffer的STB分析对应的PM也有70deg以上,可是一接到实际电路中(带时钟的PLADC),就出现上述情况,很是不理解;第二个问题是如果OP中的Cadcode管处于截止态,那么输出的波形基本不振荡了,这个我也很不理解,恳请大家帮忙,谢谢!
发表于 2011-2-26 09:46:43 | 显示全部楼层
“带3p负载电容时,buffer可以工作,但是输出呈欠阻尼震荡;
空载时,系统直接做等幅震荡了,震荡幅度有30mv”

可能我的理解与你所描述的现象有所偏差。不过,感觉这样的现象有点不太合理:
对于two-stage op-amp,当空载时其稳定性应该更好才合理。
想请问下你仿真时,输入信号是DC还是SineWave呢?
如果是sinewave会不会是因为op-amp驱动能力不足,而输出信号受输入信号的影响呢?
同时,建议输入一个DC信号,看Pipeline ADC的buffer输出是否有所不同呢?
以上供简单参考,谢谢!
发表于 2011-2-26 10:43:47 | 显示全部楼层
ADC在比较的时候接的电容值要考虑进去,否则输出负载太大,二级运放是要震荡的。
采用2级运放不像一个好办法。
建议采用1级classAB结构。
发表于 2011-2-26 19:45:19 | 显示全部楼层
就是不知道你这里空载是什么情况,是加电路后空载还是单独仿真空载?前者意味者testbench可能和实际电路不相符,后者表明ac与tran相矛盾。如果ac与tran矛盾,那优先考虑tran结果。对ac结果就不能只看pm,要看整体性质,是不是有些doublet或者复极点,使得pm很好但瞬态不好。
而且据我的印象cascode补偿对负载要求很苛刻,本身也容易产生复极点。
发表于 2011-2-27 20:24:09 | 显示全部楼层
If it's a fully-differential amplifier, you may check your cmfb loop. There is chance that the osc is from the cmfb.
发表于 2011-3-12 13:04:54 | 显示全部楼层
谢谢分享!
发表于 2011-3-23 15:26:33 | 显示全部楼层
goood
发表于 2011-11-3 21:56:59 | 显示全部楼层
顶。
很深的问题,听高人解答
发表于 2014-12-20 10:39:08 | 显示全部楼层
前排就做,坐等高人
发表于 2014-12-20 11:52:50 | 显示全部楼层
震荡频率是多少?接到ADC出现的是空载还是阻尼?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:27 , Processed in 0.049485 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表