SystemVerilog语言简介

lvtv · 发表于 2011-2-7 13:26:03

您需要登录才可以下载或查看，没有账号？注册

x

Systemverilog语言的新特性介绍！

mtwumtwu · 发表于 2011-2-7 18:06:44

good reference

雁南飞.fpga · 发表于 2011-2-17 19:36:27

好像也是英文的。

kebon22 · 发表于 2011-2-20 10:20:29

看看哦
谢谢分享

husi2010 · 发表于 2011-2-20 14:58:05

gooooooooooooooooooooooooooooood

jasonL · 发表于 2011-2-20 15:14:05

SystemVerilog is a set of extensions to the IEEE 1364-2001 Verilog HDL to aid in the creation and verification of abstract architecture level models.

lvbeenyuen · 发表于 2011-4-12 16:44:27

原汁原味啊

jaiman · 发表于 2011-4-13 14:09:18

感恩~學習VERILOG更有幫助~ ~

xjfl64 · 发表于 2011-4-15 22:12:19

这本书是手册吗

xiongherui · 发表于 2011-4-16 10:32:23

Thanks a lot !!!!!!!!!!

[资料] SystemVerilog语言简介