设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › verilog语法问题
12
返回列表 发新帖
楼主: zhangchaochun

[求助] verilog语法问题

[复制链接]
wind1272
发表于 2011-2-15 17:26:14 | 显示全部楼层
要不要試試看
reg <= 1;
回复 支持 反对

举报

amyxxf
发表于 2011-2-16 22:31:35 | 显示全部楼层
reg就不可行
回复 支持 反对

举报

paulgan
发表于 2011-2-17 01:35:22 | 显示全部楼层
是不是研究语法的啊？为啥要不走寻常路。
回复 支持 反对

举报

freud
发表于 2011-2-20 00:00:31 | 显示全部楼层
模块参数化为了适应其他情况，我们公司弄的全是#5楼 的那种表述方式
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jasonL
发表于 2011-2-20 15:33:58 | 显示全部楼层
parameter size = 15;
reg [size:0] tmp;
...
always @(*) begin
  tmp = {size'b0,1'b1};
end
...
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 13:31 , Processed in 0.015090 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表