设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › UltraEdit 使用的verilog 和systemverilog 代码加亮文件 ...

1 2 3 456 7 / 7 页下一页

返回列表发新帖

楼主: silencefpga

[转贴] UltraEdit 使用的verilog 和systemverilog 代码加亮文件

发表于 2014-6-19 16:26:58 | 显示全部楼层

have a try

回复支持反对

使用道具举报

发表于 2014-6-20 10:34:07 | 显示全部楼层

多谢！！

回复支持反对

使用道具举报

发表于 2014-9-8 10:46:22 | 显示全部楼层

下载了，看看，谢谢

回复支持反对

使用道具举报

发表于 2014-12-28 10:57:58 | 显示全部楼层

学习了

回复支持反对

使用道具举报

发表于 2015-4-30 10:49:31 | 显示全部楼层

我要下载！！！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-5-8 00:40:58 | 显示全部楼层

正好缺，感谢分享！！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2015-6-20 22:34:14 | 显示全部楼层

谢谢看看

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-6-21 02:15:59 | 显示全部楼层

看看怎么样

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2015-8-8 16:40:08 | 显示全部楼层

谢谢。。。。。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-3-27 14:31:42 | 显示全部楼层

踏破铁鞋！

回复支持反对

使用道具举报

1 2 3 456 7 / 7 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-11 17:22 , Processed in 0.601969 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表