DC如何定义这种约束

czh_343 · 发表于 2011-1-16 08:13:35

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我利用counter产生了一个上升沿控制信号arb_clk用来控制输出的mux的控制信号的寄存器。

counter由一个start信号控制。在下降沿接到start信号后开始连续计数到10然后归0.
利用计数器产生一个控制信号在计数为1的时候产生arb_clk上升沿，在计数为9的时候产生arb_clk下降沿。
由于start信号没有规律可言。我产生的这个控制信号arb_clk无法定义周期。

我遇到的问题是这个控制信号arb_clk被Design Compiler 作为一个时钟来看。

PrimeTime下,check_timing
warning: There are 16 register clock pins with no clock.

这个控制信号没有确定的周期，怎样来写这个arb_clk控制信号的约束呢？

或者能不能绕过这个问题呢？

xcykii · 发表于 2011-1-16 09:22:23

用最快周期啊，dc中要保证setup的

czh_343 · 发表于 2011-1-16 10:52:07

谢谢你的回答，我再试试

czh_343 · 发表于 2011-1-21 13:29:23

回复 3# czh_343

上一行是clk
下一行是导出clk
这种条件下，
我写的约束是 create_generated_clock -name gclk -edge {2 18 20} -source clk [get_pins nclk]
请教各位，这样写有没有什么问题。

截图00.jpg