在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3255|回复: 3

[原创] 请教高手关于PLL里面sigma_delta modulator问题

[复制链接]
发表于 2011-1-11 09:16:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
为什么modulator freq不能高过PFD freq? Quantization noise increase?

The D-S modulators for the fractional-N synthesizer may not use the decimation filter to

suppress the high-frequency noise in the digital domain since the PLL with integer-N

dividers does not allow an intermediate level between N and N + 1. Therefore, the clock

frequency of the oversampling modulator must be same as the phase detector frequency in


order to not increase the quantization noise.?????
 楼主| 发表于 2011-1-11 12:43:49 | 显示全部楼层
自己顶一个
发表于 2012-3-26 10:17:10 | 显示全部楼层
思考下,呵呵
发表于 2015-8-14 15:31:40 | 显示全部楼层
从PFD的角度看,sigma delta modulator控制分频N或N+1,分频后的该信号在 PFD处 跟 参考时钟信号 比较,如果频率不一样,就失去了比较的意义。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 19:34 , Processed in 0.017398 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表