在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3565|回复: 5

[求助] Quartus综合中MUX的影响问题

[复制链接]
发表于 2011-1-8 00:13:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在综合一个工程时,总是卡在综合的46%进度那里,查了好久,最后发现把一堆mux合并之后就可以通过综合了,但不明白为什么这样做就可以,特来请教各位。
修改前(卡在46%进度):如下
MUX22  rd_dat_mux0(
rd_data_in,
a1_dat,a1_sel,
a2_dat,a2_sel,
…………
…………
a21_dat,a21_sel,
rd_data_pre0
);

MUX40 rd_dat_mux1(
rd_data_pre0,
b1_dat,b1_sel,
b2_dat,b2_sel,
…………
…………
b39_dat,b39_sel,
rd_data_pre1
);

总共5个这样例化的MUX,140条选择信号了。

修改后(可综合,全编译):如下
MUX140 rd_dat_mux(
rd_data_in,
a1_dat,a1_sel,
a2_dat,a2_sel,
…………
…………
a21_dat,a21_sel,
b1_dat,b1_sel,
b2_dat,b2_sel,
…………
…………
b39_dat,b39_sel,
…………
e1_dat,e1_sel,
e2_dat,e2_sel,
…………
…………
e50_dat,e50_sel,
e51_dat
);

想请教各位是由于信号太多导致路径问题呢还是信号本身存在某些冲突或者loop的问题导致呢,或者是其它原因?谢谢!


);
 楼主| 发表于 2011-1-8 00:24:05 | 显示全部楼层
其中的mux电路是这样的:
module MUX22(…………);
input ……
output dat_out;
  case(1)
   a1_sel: dat_out = a1_dat;
   a2_sel: dat_out = a2_dat;
   …………
  endcase
endmodule
发表于 2011-1-8 11:20:05 | 显示全部楼层
应该是综合工具需要分析的情况太多 本来mux布线就不好布
 楼主| 发表于 2011-1-9 22:00:30 | 显示全部楼层
但是我有另一个MUX跟这个结构差不多,但不用把它合并也可以通过全编译啊!
发表于 2011-1-11 09:06:00 | 显示全部楼层
module MUX22  怎么有产生latch的嫌疑呢?如果a1_sel和a2_sel都为零,dat_out 如何呢?

该mux是IPcore 还是自己设计的?
 楼主| 发表于 2011-1-12 23:54:12 | 显示全部楼层
公司的同事设计的MUX,
哦,MUX22是有default语句,漏写上去了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 10:34 , Processed in 0.026794 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表