关于芯片调试中JTAG的问题（硬件篇）

kuxingsengnoi

各位，请问下：
我在一款带ARM的Soc测试中，发现JTAG时序可能存在问题，测试代码如下：
    AREA    Startup, CODE, READONLY
PRESERVE8
    ENTRY
   
    b test
    nop
    nop
    nop
    nop
    nop
    nop
    nop
    nop
   
test   
    mov  r0,#0
    mov  r1,#0
    add  r0,r0,#1
    add  r1,r1,#1
   
dead
b dead

    END

    程序链接到0地址。
   
    正常的执行流程应该是r0,r1自加1后进入死循环，点击暂停后PC应该指向b dead.
   
    在测试中点击AXD的run，程序开始执行，点击暂停后，PC却指向了add r1,r1,#1。结果就是每一次暂停后全速运行，r1就自加1。

    分析可能是在芯片设计中JTAG时序存在问题，在halt内核时影响了PC值。请大牛们，能帮忙分析下大概是JTAG哪里出现问题了？并求测试和解决方法，谢谢！

sjjg

验证工程师跑一下时序仿真可能可以发现点什么

elliot_gao

软件工程师的事，不懂啊