help, 关于MODELSIM 仿真 VERILOG.

forrest04 · 发表于 2006-10-13 10:35:06

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我用ISE 的IPCORE GENERATION生成了一个异步FIFO。写了一个测试程序。

综合通过了。

在调入MODELSIM 仿真的时候，编译也通过了，但是在仿真的时候显示如下错误信息：

error: instantiation of "async_fifo_v5_1" failed. The design unit was not found.

什么原因？请指教！

wolflame · 发表于 2006-10-13 23:44:19

不是写了，async_fifo_v5_1找不到，没有那个module

jrzhang · 发表于 2006-11-30 07:28:23

You don't include xilinx simulation lib in your modelsim simulation

tj121 · 发表于 2006-11-30 12:13:14

你没有编译综合后的库吧

icho · 发表于 2006-11-30 17:06:23

没有加载仿真库吧仿真库和生成的那个库不是一个东西

ic_qiand · 发表于 2006-12-1 09:07:33

mei you bian yi qi jian ku!

heartspring · 发表于 2006-12-9 02:03:57

提示: 作者被禁止或删除内容自动屏蔽

wangzi · 发表于 2006-12-9 14:29:02

编译一下库文件或者先把文件编译好!

frank123 · 发表于 2006-12-18 11:54:05

async_fifo_v5_1找不到,没有xilinx simulation lib

heartspring heartspring 当前离线积分 180 头像被屏蔽	发表于 2006-12-9 02:03:57 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
heartspring heartspring 当前离线积分 180 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

help, 关于MODELSIM 仿真 VERILOG.

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

回复 #1 forrest04 的帖子

站长推荐 /2