在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8921|回复: 36

[资料] Analog Modeling with Verilog-A

[复制链接]
发表于 2010-12-14 08:18:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Cadence的培训材料 Vloga_5_0.trans[1].pdf (856.75 KB, 下载次数: 357 )
发表于 2010-12-14 08:46:32 | 显示全部楼层
下来看看,谢谢。
发表于 2010-12-14 22:50:57 | 显示全部楼层
看是不是有幫助囉
发表于 2010-12-18 16:07:18 | 显示全部楼层
ddddddddddd
发表于 2010-12-26 13:45:52 | 显示全部楼层
还是有帮助的,多谢楼主!
发表于 2010-12-27 11:35:37 | 显示全部楼层
多谢共享,看看先,tks
发表于 2011-6-22 20:24:16 | 显示全部楼层
书不错。谢谢楼主。
发表于 2011-10-4 19:18:30 | 显示全部楼层
ding ding!!
发表于 2013-6-21 16:27:44 | 显示全部楼层
回复 1# sinowei


    good veriloga,,
发表于 2013-8-12 15:07:17 | 显示全部楼层
很好的学习资料
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-9 03:47 , Processed in 0.027678 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表