在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: youkexk123

[求助] FPGA验证问题

[复制链接]
发表于 2010-12-6 22:47:01 | 显示全部楼层
回复 7# youkexk123
简单的功能芯片可以不走FPGA验证流程,但是仿真的覆盖率要全面,如果是带CPU的,比如ARM,是肯定要走FPGA验证流程的
发表于 2010-12-8 14:02:09 | 显示全部楼层
自己没有搞好.
发表于 2010-12-8 16:40:45 | 显示全部楼层
布局布线的问题吧。时钟约束等等等等
发表于 2010-12-10 11:53:28 | 显示全部楼层
你只要修改过FPGA中的代码设计,完全没有变动的代码模块在这两次的综合布局布线后的结构也可能是不一样的,所以有这样问题也是比较常见的。关键是时序约束要做好,第一要设计正确,包括输入输出端口的约束也要设计好。第二建议时序约束留些margin。
发表于 2010-12-10 13:49:41 | 显示全部楼层
合适的时序约束,仔细读时序报告,必须的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-18 13:14 , Processed in 0.020198 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表