在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: xiaofeixia

[原创] Writing Testbenches using SystemVerilog 第三版

[复制链接]
发表于 2014-9-4 22:38:13 | 显示全部楼层
谢谢分享
发表于 2014-9-29 14:26:57 | 显示全部楼层
真的是第三版吗,下下来看看
发表于 2014-11-23 19:40:19 | 显示全部楼层
下来学习
发表于 2014-11-24 11:34:07 | 显示全部楼层
FADFADFA
发表于 2015-1-22 00:21:19 | 显示全部楼层
3ks.lz
发表于 2015-1-25 17:59:32 | 显示全部楼层
good good good
发表于 2015-6-24 18:31:08 | 显示全部楼层
Writing Testbenches using SystemVerilog.pdf (2.02 MB)
发表于 2015-6-25 11:29:04 | 显示全部楼层
谢谢分享
发表于 2017-6-25 22:44:25 | 显示全部楼层
和第二版比增加了那些内容?
发表于 2019-1-29 14:34:30 | 显示全部楼层
good book, thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-11 02:32 , Processed in 0.020835 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表