在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 19601|回复: 38

[讨论] 请大家分析一下这个运放的补偿

[复制链接]
发表于 2010-11-29 15:49:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
这个运放是应用在bandgap当中的,这个运放后面的一级就是bandgap的两条PTAT支路了,请问一下,这个补偿电容C2为什么不直接放在该级运放的输出端或采用miller补偿的方法了?然后我仿真出来确实放在这个位置的相位裕度比较好
12.jpg
 楼主| 发表于 2010-11-29 15:52:48 | 显示全部楼层
如果有针对这种补偿的论文推荐就更加感谢了,呵呵
发表于 2010-11-29 16:33:00 | 显示全部楼层
路过学习。我也不了解
发表于 2010-11-29 17:43:16 | 显示全部楼层
哈哈,图没放全,放在结构里看起来更好。
我的理解,第一,电容C2的另一端也是AC grond, 所以和接地的效果一样。第二,运放的真正输入其实是两个PTAT电流支路,运放的输出应该在bipolar的base terminal,所以电容C2对Bandgap的PSRR有提高,提高了整个loop的响应速度。
欢迎大家指正。
发表于 2010-11-29 22:31:24 | 显示全部楼层
回复 1# nzhzju

貌似是个feedforward补偿,除了产生极点1/rds*c外,还有个gm/c的LHZ, 可以提高high frequency gain, 从而提高psrr吧。
发表于 2010-12-1 05:47:32 | 显示全部楼层
回复 1# nzhzju


    你好,我很好奇,一级的OTA为什么需要补偿?我也用类似的机构实现bandgap的OTA,唯一不同在于pmos load我也用了cascode结构,这样gain很高,减小了systematic offset, 如果你的supply允许,你可以试试的。关于那个电容,在我看来就是为了提高高频psrr,至于你说的为什么在这个位置能显著提高phase margin,我也不理解,请高手解答~~~
发表于 2010-12-1 12:47:15 | 显示全部楼层
发表于 2010-12-3 22:09:49 | 显示全部楼层
5楼正解,更简单地分析,低频时增益是gm1*ro, 高频时增益是补偿电容短路,为gm1/gm2,gm1是differential pair 的跨导,gm2是mirror的跨导,只要让gm2略大于gm1,则波特图为单极点且GBW附近有零点,相位裕度高于90度,最高达到135度;若gm1大于gm2,则在GBW之内增益曲线有一个平台,就像以上所说,提高高频的增益继而提高高频PSRR。
发表于 2010-12-4 11:43:41 | 显示全部楼层
give the tf of the opa,you can understand more.
发表于 2010-12-24 14:22:00 | 显示全部楼层
其实放在折叠点那里更好
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 12:54 , Processed in 0.121485 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表