设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC测试与可测性 › 资料区 › SYSTEM-ON-CHIP TEST ARCHITECTURES NANOMETER DESIGN F ...

123 4 5 6 7 / 7 页下一页

发新帖

楼主: robertqi

[资料] SYSTEM-ON-CHIP TEST ARCHITECTURES NANOMETER DESIGN FOR TESTABILITY

发表于 2010-12-11 17:30:38 | 显示全部楼层

It seems it is a good book, read it!

回复支持反对

发表于 2010-12-11 17:31:39 | 显示全部楼层

Thanks a lot

回复支持反对

发表于 2010-12-11 20:35:19 | 显示全部楼层

回复 1# robertqi

Thanks for your good book.

回复支持反对

发表于 2010-12-12 11:11:05 | 显示全部楼层

感谢分享资料1

回复支持反对

发表于 2010-12-12 11:13:51 | 显示全部楼层

感谢分资料

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-12-12 11:21:17 | 显示全部楼层

thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-12-13 12:35:26 | 显示全部楼层

thanks a lot for part 1

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-12-13 12:37:39 | 显示全部楼层

thank you for part-2

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-12-13 12:51:42 | 显示全部楼层

thanks once again

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-12-16 20:21:20 | 显示全部楼层

回复支持反对

123 4 5 6 7 / 7 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:29 , Processed in 0.021558 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表