在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: benemale

[原创] 【Verilog HDL高级数字设计】[美] Michael D.Ciletti 著 张雅绮 等译【中文清晰版】

[复制链接]
发表于 2011-3-6 23:03:55 | 显示全部楼层
为了下这个费了好大功夫。。。。
发表于 2011-3-8 10:37:02 | 显示全部楼层
kankan
发表于 2011-3-9 19:51:50 | 显示全部楼层
楼主厉害!!
发表于 2011-3-12 20:31:21 | 显示全部楼层
good, thanks.
发表于 2011-3-13 23:09:06 | 显示全部楼层
好,不过就是全下好贵呀
发表于 2011-3-14 09:26:24 | 显示全部楼层
多谢版主!!!!!
发表于 2011-3-15 10:59:51 | 显示全部楼层
包太多了。
发表于 2011-3-23 18:33:53 | 显示全部楼层
太贵了
发表于 2011-3-23 18:35:53 | 显示全部楼层
发表于 2011-3-23 18:42:29 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 19:49 , Processed in 0.026179 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表