在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: benemale

[原创] 【Verilog HDL高级数字设计】[美] Michael D.Ciletti 著 张雅绮 等译【中文清晰版】

[复制链接]
发表于 2011-6-23 13:44:39 | 显示全部楼层
气死我了
发表于 2011-6-23 13:47:35 | 显示全部楼层
就差几个了
发表于 2011-6-23 13:48:33 | 显示全部楼层
继续发帖
发表于 2011-6-23 13:49:24 | 显示全部楼层
不要怪我
发表于 2011-6-23 13:49:55 | 显示全部楼层
好囧啊
发表于 2011-6-23 13:50:38 | 显示全部楼层
不要怪我
发表于 2011-6-23 13:51:14 | 显示全部楼层
最后一个吧
发表于 2011-6-23 14:38:13 | 显示全部楼层
good book for reference
发表于 2011-6-23 14:39:30 | 显示全部楼层
good book for reference
发表于 2011-6-23 14:40:50 | 显示全部楼层
good book for reference
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-3 04:34 , Processed in 0.029591 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表