在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: benemale

[原创] 【Verilog HDL高级数字设计】[美] Michael D.Ciletti 著 张雅绮 等译【中文清晰版】

[复制链接]
发表于 2011-5-28 23:01:24 | 显示全部楼层
好多钱啊,需要
发表于 2011-6-1 13:34:47 | 显示全部楼层
回复 1# benemale


    怎么需要消耗那么多信元才能下下来呢,好费力,下了一半卖钱了
发表于 2011-6-7 16:08:08 | 显示全部楼层
回复 1# benemale


    xiexie,,,,,
发表于 2011-6-7 23:54:42 | 显示全部楼层
这么多。。。下载都下疯去,买本算了
发表于 2011-6-8 00:12:00 | 显示全部楼层
非常感谢
发表于 2011-6-18 17:48:52 | 显示全部楼层
很好的分享啊!
发表于 2011-6-18 17:51:31 | 显示全部楼层
很好的分享啊!
发表于 2011-6-23 10:37:53 | 显示全部楼层
好东西,一定下,
发表于 2011-6-23 10:48:04 | 显示全部楼层
强烈建议楼主用大数据包的文件提供下载,太多了!
发表于 2011-6-23 13:19:55 | 显示全部楼层
定啊啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 23:55 , Processed in 0.021657 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表