cadence仿真出错，请帮忙debug！

pingdandan · 发表于 2010-11-25 22:06:04

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

bluess · 发表于 2010-11-26 10:23:44

可能是你用AHDL定义的电阻模型的语法和CADENCE的不太兼容，可以尝试改一下

pingdandan · 发表于 2010-11-26 10:57:51

你好!我该怎么修改呢?
我想最好修改cadence的,因为我使用两家foundry的model都有这个问题.
谢谢!

bluess · 发表于 2010-11-26 11:53:16

cadence的你改不了，它的AHDL编译器是固定的
你把CODE贴上来让大家帮你看看呗

Moqi · 发表于 2010-11-26 13:34:03

可能是你的电阻Model的格式有问题

pingdandan · 发表于 2010-11-26 22:01:09

这是报错的那个res_rf.def文件

pingdandan · 发表于 2010-11-26 22:03:33

谢谢大家关注！

pingdandan · 发表于 2010-11-26 22:44:11

An environment variable by the name of CDS_VLOGA_INCLUDE can be used
to point to veriloga include files.

I have access to the Cadence AMS Environment and the related tool set. I hit a bottleneck again ! I have posted the question in the group regarding that ( Sub - spectre
model files).

这是我网上找到的资料，大家帮我解读下，看它对我的问题有没有帮助，然后把你知道的信息告诉我下，谢谢！

pingdandan · 发表于 2010-11-29 10:21:46

期待答案

pingdandan · 发表于 2010-12-2 08:51:14

有人吗？

[求助] cadence仿真出错，请帮忙debug！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1