在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: creese

[资料] Verifying_UPF_Designs_with_Retention_Registers.D-2010.03

[复制链接]
发表于 2011-5-22 03:12:09 | 显示全部楼层
谢谢啊 谢谢啊
发表于 2011-7-7 15:48:48 | 显示全部楼层
学习中。。
发表于 2011-7-11 20:39:51 | 显示全部楼层
Good Job!!!
发表于 2011-10-14 23:33:18 | 显示全部楼层
[资料] Verifying_UPF_Designs_with_Retention_Registers.D-2010.03

对于lowpower设计如果使用了retention register来保存power gating circuit的status,那么在做formality时就要有一些特殊的要求,这篇文档详细介绍了对synospsys的UPF流程用formality来进行验证的方法。
发表于 2011-10-14 23:36:10 | 显示全部楼层
顶顶顶。
发表于 2011-10-21 12:31:11 | 显示全部楼层
POWER GATING 这个不错
发表于 2011-10-31 09:55:10 | 显示全部楼层
灰常好,不错。
发表于 2011-11-5 12:11:00 | 显示全部楼层
回复 1# creese

Good to know. Thanks.
发表于 2011-11-5 15:38:37 | 显示全部楼层
学习了,感谢
发表于 2011-11-5 15:44:20 | 显示全部楼层
henhaode dongxi ,xiexie
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 07:39 , Processed in 0.029219 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表