电路设计中组合逻辑和时序逻辑的平衡

houjibin · 发表于 2010-11-2 09:05:07

您需要登录才可以下载或查看，没有账号？注册

x

在一个大型的电路设计中怎么平衡组合逻辑和时序逻辑？

daijijia · 发表于 2010-11-2 09:07:58

回复 1# houjibin

nan123chang · 发表于 2010-11-2 11:01:58

首先要保证时序的完整和功能的正确。
减少逻辑门、减小面积或增加裕量倒是其次。
一个周期内组合逻辑过多，时序不满足，就要考虑pipeline；
对周期数敏感而时序比较余量大的话，可以考虑合并reg.
这个有时候要在实践中摸索验证。

MOSFET · 发表于 2010-11-2 11:38:25

与你使用的综合库和你芯片的工作频率关系很大

dulei0201 · 发表于 2010-11-4 19:35:05

学习了，谢谢

houjibin · 发表于 2010-11-5 08:57:38

首先要保证时序的完整和功能的正确。
减少逻辑门、减小面积或增加裕量倒是其次。
一个周期内组合逻辑过多 ...
nan123chang 发表于 2010-11-2 11:01

登录/注册后可看大图

多谢！

[求助] 电路设计中组合逻辑和时序逻辑的平衡