在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: wangxuede220

[求助] 请问DC综对“*”综合出的乘法器可以是补码乘法器吗?

[复制链接]
发表于 2012-3-9 12:50:26 | 显示全部楼层
回复 16# wangxuede220


   楼主试过了没?结果怎么样?
发表于 2012-3-9 14:32:18 | 显示全部楼层
要综合成补码的话,就直接把相乘的两个数都定义成signed
发表于 2012-3-12 14:58:35 | 显示全部楼层
回复 16# wangxuede220


   我试过了,,综合后的仿真通过,从面积和速度上都比我以前求补码乘法的结果优,而且这种写法超简单,延时在20ns左右,不知道还有没有更好的方法
发表于 2012-3-12 18:13:16 | 显示全部楼层
学习了
发表于 2019-5-20 16:18:37 | 显示全部楼层
楼主,你知道怎么在DC综合的时候指定特定的乘法器进行综合吗,脚本语句是什么啊?
发表于 2019-5-20 17:16:21 | 显示全部楼层
6楼的是最直接方便的
发表于 2019-5-21 08:56:04 | 显示全部楼层
只要你的输入是补码形式,并且在verilog进行运算的时候定义成signed的有符号数,综合出来的就是补码呀
发表于 2019-5-21 10:06:14 | 显示全部楼层
求助啊啊啊啊
发表于 2019-6-7 15:56:57 | 显示全部楼层
你把符号位扩展到最高位就是补码乘法器
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-20 12:46 , Processed in 0.025843 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表