Verification Cookbook: Advanced Verification Methodology (2006/3/27)

frankrick · 发表于 2006-10-5 14:09:10

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

Mentor最新的验证方法学培训教材，实例采用SystemC和SystemVerilog两种语言描述，非常实用，仅供大家参考

frankrick · 发表于 2006-10-5 14:13:54

原帖由 frankrick 于 2006-10-5 14:09 发表
Mentor最新的验证方法学培训教材，实例采用SystemC和SystemVerilog两种语言描述，非常实用，仅供大家参考

BTW，配套的工具软件是MENTOR的Questa

frankrick · 发表于 2006-10-6 18:21:41

好像没什么人对验证方法感兴趣

pedro888 · 发表于 2006-10-7 00:07:58

thanks for your information....
thanks........

frankrick · 发表于 2006-10-7 18:52:24

原帖由 pedro888 于 2006-10-7 00:07 发表
thanks for your information....
thanks........

别客气！我还有几篇MENTOR的应用文档，干脆一次贴出来供大家参考

frankrick · 发表于 2006-10-7 19:05:07

使用SystemVerilog针对VHDL RTL设计书写Testbench和Assertion，即实现跨语言交叉性的设计与验证——基于VHDL设计 vs 基于SystemVerilog验证。

Binding SystemVerilog to VHDL Components Using Questa
PART1 (1 457 664 BYTES)

frankrick · 发表于 2006-10-7 19:06:51

Binding SystemVerilog to VHDL Components Using Questa
PART1 ((694 922 BYTES)

frankrick · 发表于 2006-10-7 19:11:13

使用0-in进行跨时钟域设计的验证

Clock-Domain Crossing Verification and Assertion Libraries Using 0-In
(764 445 BYTES)

frankrick · 发表于 2006-10-7 19:14:03

跨时钟域设计的验证方法。

The Need for an Automated Clock Domain Crossing Verification Solution
PART1 (1 457 664 BYTES)

frankrick · 发表于 2006-10-7 19:14:54

The Need for an Automated Clock Domain Crossing Verification Solution
PART2 (1 457 664 BYTES)

Verification Cookbook: Advanced Verification Methodology (2006/3/27)

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

Binding SystemVerilog to VHDL Components Using Questa

Binding SystemVerilog to VHDL Components Using Questa

Clock-Domain Crossing Verification and Assertion Libraries Using 0-In

The Need for an Automated Clock Domain Crossing Verification Solution

The Need for an Automated Clock Domain Crossing Verification Solution

站长推荐 /2