在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4983|回复: 17

[讨论] 为什么偏置电路尺寸要设成很大呢

[复制链接]
发表于 2010-10-20 21:21:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
看到有些运放的偏置电路部分的尺寸,明明可以设成2:1,为什么非要设成4:2或者6:3呢?设计者是出于什么考虑呢??
发表于 2010-10-21 09:45:23 | 显示全部楼层
match
发表于 2010-10-21 13:19:33 | 显示全部楼层
误差可控性。
发表于 2010-10-21 23:56:30 | 显示全部楼层
这个其实是个及其高深的问题啊 感觉什么可能性都有 很多经验性的东西在里面
找个5 6年模拟IC的人问问 张张经验值
发表于 2010-10-23 14:20:04 | 显示全部楼层
本帖最后由 有宋 于 2010-10-23 14:22 编辑

基本来说matching & noise
big L 可以提供更好的rds
process matching & 1/f noise 对mos area很敏感~

也有特殊需求的情况

个人陋见
发表于 2010-10-24 19:02:52 | 显示全部楼层
学习
发表于 2010-10-24 20:38:26 | 显示全部楼层
回复 4# jlinky
发表于 2010-10-25 22:57:55 | 显示全部楼层
发表于 2010-10-26 20:09:23 | 显示全部楼层
其实感觉如果一直是用同一个库仿真的话,可以很快的口算宽长比设置多少寄生电容多大 跨导多少,零极点位置
发表于 2011-6-15 17:32:12 | 显示全部楼层
牛逼啊。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-11 05:13 , Processed in 0.029209 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表