马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本帖最后由 ldcyes 于 2010-10-17 18:22 编辑
1、
关于setup/hold time 1)
假设存在positive clock skew为10ns,问最高电路频率 2)
能容忍的最大positive clock skew 3)
能容忍的最大negative clock skew positive clock skew:DFF2的clock比DFF1的来的晚 negative clock skew:DFF2的clock比DFF1的来的早 Tsetup=1ns
Thold=1ns
Tclk->q=1ns
|