在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3126|回复: 6

[求助] 求教:怎样得到DLL的差分输入时钟

[复制链接]
发表于 2010-10-6 17:42:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我的压控延迟线(VCDL)是用的差分结构,但是怎样将输入的方波变成差分信号呢?我想的是分别用个非门和传输门,这样就得到了两路反向而且没有相位差的信号,也就是我说的差分信号。然后进入PD的也是处理后的方波,而不是输入的原始方波,免得第一级的延时比其他级的多了一个非门的延时。我这样想对吗?这样的话,当锁定时,输出方波就和原始输入方波存在一个非门的延时差。各位高手有没有更好的办法呀?望多指教,谢谢了~~
发表于 2010-10-7 08:59:30 | 显示全部楼层
用Balun结构
 楼主| 发表于 2010-10-7 14:33:07 | 显示全部楼层
不知道这个Balun结构怎样用在芯片里面?它好象要用到电感什么的,在芯片里面可不好弄,而且频率范围比较宽~
 楼主| 发表于 2010-10-12 11:22:00 | 显示全部楼层
怎么没人回我,自己顶一下~
 楼主| 发表于 2010-10-13 21:13:50 | 显示全部楼层
再顶顶顶顶
 楼主| 发表于 2010-10-16 09:12:30 | 显示全部楼层
DDDDDDDDDDD
发表于 2010-10-16 17:27:20 | 显示全部楼层
DCVSL
差分ratio logic电路可以做出non-overlap的差分时钟
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 21:22 , Processed in 0.020656 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表