求教：怎样得到DLL的差分输入时钟

sanxingstar · 发表于 2010-10-6 17:42:00

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我的压控延迟线（VCDL)是用的差分结构，但是怎样将输入的方波变成差分信号呢？我想的是分别用个非门和传输门，这样就得到了两路反向而且没有相位差的信号，也就是我说的差分信号。然后进入PD的也是处理后的方波，而不是输入的原始方波，免得第一级的延时比其他级的多了一个非门的延时。我这样想对吗？这样的话，当锁定时，输出方波就和原始输入方波存在一个非门的延时差。各位高手有没有更好的办法呀？望多指教，谢谢了~~

Daniel10003 · 发表于 2010-10-7 08:59:30

用Balun结构

sanxingstar · 发表于 2010-10-7 14:33:07

不知道这个Balun结构怎样用在芯片里面？它好象要用到电感什么的，在芯片里面可不好弄，而且频率范围比较宽~

sanxingstar · 发表于 2010-10-12 11:22:00

怎么没人回我，自己顶一下~

sanxingstar · 发表于 2010-10-13 21:13:50

再顶顶顶顶

sanxingstar · 发表于 2010-10-16 09:12:30

DDDDDDDDDDD

bbyeah · 发表于 2010-10-16 17:27:20

DCVSL
差分ratio logic电路可以做出non-overlap的差分时钟

[求助] 求教：怎样得到DLL的差分输入时钟

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2