Quartus2时序约束，时序违规分析（有内容说明）

linhaiqing60 · 发表于 2010-9-28 14:17:15

添加内容：

关键路劲：关键路劲里的内容，讲述的是怎么用verilog提取出关键路劲，并进行优化，对初学者很有用

SETUPHOLD释疑：主要是收集了一些论坛上有关于Tsu以及Th的讨论，个人觉得很不错。

quentinwang · 发表于 2010-9-28 14:36:46

谢谢分享，收下了。。。

jungswee · 发表于 2010-9-28 15:58:51

好资料啊，

dd235 · 发表于 2010-9-28 23:57:34

thanks!!!!

linhaiqing60 · 发表于 2010-9-29 15:32:02

quartus时序错误分析：这部分内容讲解的是quartus软件对综合结果中的时序错误的分析，同时也提供了一些常见的解决方案，还有一个例子给大家做练习。

（这个本来也是在这个论坛上下载的，只是忽然间找不到连接，所以就自己传上来。）

white5502 · 发表于 2010-9-29 15:35:10

可以看看

licong0601 · 发表于 2010-9-29 20:14:24

thanks

kizoe · 发表于 2010-9-29 20:52:21

讲的很好，资料不错

justry · 发表于 2010-9-29 21:58:21

thank you very much ~~

shiwj · 发表于 2010-9-30 09:42:52

支持，希望以后多发这些方面的资料

[资料] Quartus2时序约束，时序违规分析（有内容说明）