马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
本帖最后由 linhaiqing60 于 2010-10-13 22:34 编辑
这是一些我自己在学习时序的时候收集的资料，里面有些可能大家也都看过，包括一些基本的文本资料，还有就是一些网上大侠的个人博客的内容（由于转载太多，我已经不知道原作者是谁了，如果哪位知道可以告诉我下）。
对于时序有很多疑问的同学，看了这些应该会有很好的理解。
时序基础里的文件包括：
1.Multicycles Exception Between Two Synchronous Clock Domains
2.Quartus中的延时分析
3.timing analysis_1
4.系统时序基础理论
5.影响FPGA设计中时钟因素的探讨(建立与保持时间 写的很好）
博客资料里的文件内容：(注：博客里面的很多图片都挂了，我会尽量想办法补上，给大家带来不便还请谅解)
1.Fast InputOutput Registers约束
2.FPGA时序约束的几种方法
3.Multicycle Exceptions基本用法
4.从Technology Map Viewer分析Clock Setup Slack
5.看懂时序波形图
6.取值为负数的建立时间
7.时序分析基本概念
8.时序分析基本公式
9.时序约束和分析流程
10.图解Setup Time时序余量计算
11.图解用register balancing方法解决时序收敛问题一例 添加内容： 关键路劲：关键路劲里的内容，讲述的是怎么用verilog提取出关键路劲，并进行优化，对初学者很有用
SETUPHOLD释疑：主要是收集了一些论坛上有关于Tsu以及Th的讨论，个人觉得很不错。 quartus时序错误分析：这部分内容讲解的是quartus软件对综合结果中的时序错误的分析，同时也提供了一些常见的解决方案，还有一个例子给大家做练习。 （这个本来也是在这个论坛上下载的，只是忽然间找不到连接，所以就自己传上来。） | 
/1 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2010-9-27 15:10:48
